문서 ID: 000079316 콘텐츠 형태: 문제 해결 마지막 검토일: 2016-02-10

Altera_PLL_Reconfig IP를 사용하여 Altera_PLL을 동적으로 재구성할 때 fPLL C 카운터가 올바르게 업데이트되지 않는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Altera_PLL_Reconfig을 사용할 때 C 논리 카운터에서 C 물리 카운터로 번역 로직이 Quartus® II 소프트웨어 버전 13.1 이상에서 잘못 매핑되어 IP가 잘못된 물리적 카운터를 재구성할 수 있습니다.

해결 방법

프로젝트에서 ADV_NETLIST_OPT_SYNTH_WYSIWYG_REMAP 할당을 비활성화합니다. C 출력 카운터가 동적으로 업데이트되려면 Quartus II 소프트웨어의 현재 버전에 이 할당이 비활성화되어 있어야 합니다.  C 출력 카운터의 ADV_NETLIST_OPT_SYNTH_WYSIWYG_REMAP 할당 및 동적 재구성을 사용할 수 있도록 향후 Quartus II 소프트웨어 버전에서 IP가 향상될 예정입니다.

참조할 수 있습니다. AN 661: ALTERA_PLL 및 ALTERA_PLL_RECONFIG 메가 기능(PDF)으로 분수 PLL 재구성 구현 .

관련 자료

관련 제품

이 문서는 다음 항목에 적용됩니다. 14 제품

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.