문서 ID: 000079439 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-10-25

NAND, SDMMC 및 USB 주변 장치를 Quartus 13.1 고객 베타의 FPGA 라우팅할 수 없는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® II 소프트웨어 버전 13.0을 잘못 사용하여 HPS NAND, SDMMC 및 USB 인터페이스를 FPGA 패브릭으로 라우팅할 수 있었습니다.

Quartus® II 소프트웨어 버전 13.1 고객 베타 버전에 대해 수정되었으며, 이후 HPS NAND, SDMMC 및 USB는 라우팅에서 FPGA 패브릭으로 제한됩니다.

해결 방법

 

관련 제품

이 문서는 다음 항목에 적용됩니다. 5 제품

Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.