문서 ID: 000079459 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-06-18

하드 메모리 컨트롤러를 사용하여 Arria V 또는 Cyclone V 설계로 발생할 수 있는 내부 오류

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    이 문제는 DDR2 및 DDR3, LPDDR2, QDR II 및 RLDRAM에 영향을 미칩니다. II 제품.

    V 또는 Arria 대상으로 하는 설계에서 내부 오류가 발생할 수 있습니다. V 장치를 Cyclone 하드 메모리 컨트롤러를 사용하는 경우 MPFE, 하드 메모리 컨트롤러에 대한 MMR 및 SC 클럭 입력은 PLL 또는 클럭 버퍼에 의해 구동됩니다.

    해결 방법

    이 문제에 대한 해결 방법은 운전을 보장하는 것입니다. MPFE, MMR 및 SC 클럭은 PLL을 통해 입력합니다.

    이 문제는 향후 버전에서 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    Cyclone® V FPGA 및 SoC FPGA
    Arria® V FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.