문서 ID: 000079474 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-04-08

Quartus II 소프트웨어 버전 11.0SP1에서 RLDRAMII UniPHY 기반 IP가 생성한 타이밍 제약에 대해 알려진 문제가 있습니까?

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

예. RLDRAMII UniPHY 기반 IP가 Quartus® II 소프트웨어 11.0SP1에서 보드 왜곡 매개변수를 해석하는 방식에 문제가 있습니다. 보드 기울이기 매개변수가 {core_name}_p0_timing.tcl 파일에 제대로 입력되지 않았습니다.

 

예를 들어, "주소/명령과 CK 간의 평균 지연 차이"를 위해 20ps를 입력하면 _p0_timing.tcl 스크립트가 다음 제약 조건으로 적절하게 제한됩니다.

 

세트 보드(addresscmd_CK_skew) [expr { 20 / 1000.0 }]

 

하지만 "주소/명령 버스 내 최대 왜곡"을 위해 20ps를 입력하면

{core_name}_p0_timing.tcl은 다음과 같은 잘못된 제약 조건을 적용합니다.

 

세트 보드(intra_addr_ctrl_skew) [expr { 0.02 / 1000.0 }]

 

이 제약 조건은 스큐가 매개변수의 20ps 대신 0.02ps임을 의미합니다.

 

이 문제를 해결하려면 수동으로 변경하고 제약 조건을 다음으로 변경하십시오.

 

세트 보드(intra_addr_ctrl_skew) [expr { 20 / 1000.0 }]

 

이 문제는 Quartus II 소프트웨어 및 IP의 향후 버전에서 해결됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.