문서 ID: 000079525 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

LVDS 송신기를 인스턴스화하는 APEX II 설계에서 SignalTap II 로직 분석기를 사용할 수 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 SignalTap® II 로직 분석기를 사용하여 채널 폭이 10비트 이하인 한 LVDS 송신기 채널이 포함된 APEX® II 디자인을 디버깅할 수 있습니다.

SignalTap II 로직 분석기 사용에 대한 자세한 내용은 Quartus II 핸드북 볼륨 3의 SignalTap II 임베디드 로직 분석기(PDF) 장을 사용하여 설계 디버깅을 참조하십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Apex™ II

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.