문서 ID: 000079572 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-04-09

Altera GX/GT/GZ 장치 제품군에서 링크 조건을 상실한 고속 GX 트랜시버의 리셋 시퀀스는 무엇입니까?

환경

  • 재설정
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    장치 핸드북은 링크 가져오기 중 고속 트랜시버 초기화를 위한 리셋 시퀀스를 제공합니다. 이 솔루션은 링크 조건 손실 시 리셋 시퀀스를 해결합니다.

    로컬 참조 클럭 소스가 손실되거나 연결이 끊긴 케이블로 인해 링크가 손실될 수 있습니다. 전원 손실과 같은 기타 불리한 조건으로 인해 다른 장치/링크 파트너로부터 신호가 손실될 수도 있습니다.

    로컬 REFCLK(또는 기타 참조 클럭) 상태의 손실:

    로컬 참조 클럭 입력이 비활성화되거나 불안정해지면 다음 단계를 수행하십시오.

    • pll_locked 신호를 모니터링합니다.  로컬 참조 클럭 소스를 사용할 수 없게 되면 Pll_locked 어설션을 해제합니다. 
    • Pll_locked 어설션은 TX PLL이 들어오는 클럭에 잠기면서 안정적인 참조 클럭을 나타냅니다.  장치 핸드북에 제공되는 적절한 재설정 시퀀스를 따라 pll_locked 어설션부터 시작할 수 있습니다.

    플러그를 뽑지 않은 케이블 또는 원단 차단 조건으로 인한 링크 손실:

    링크 파트너가 살아 있는지 여부를 식별하려면 다음 방법 중 하나 이상을 사용하십시오.

    1. 신호 감지는 PCIe 및 기본 모드에서 사용할 수 있습니다.  rx_signaldetect 신호를 링크 표시기 손실로 모니터링할 수 있습니다. 링크 파트너가 다시 등장함에 따라 rx_signaldetect 주장합니다.

    2. 링크를 모니터링하는 신호 감지가 없는 모드를 위해 장치 코어에 PPM 감지기를 구현할 수 있습니다. PPM 감지기는 링크가 살아 있는지 여부를 식별하는 데 도움이 됩니다.

    3. 사용자 로직의 데이터 손상 또는 RX 위상 컴포 피포 오버플로/언더플로 조건은 링크 상태의 손실을 나타낼 수 있습니다.

    다음 리셋 시퀀스 중 하나는 위에서 설명한 방법에서 링크 감지가 손실된 후 적용되어야 합니다.

    1. 자동 CDR 잠금 모드:

    • rx_freqlocked 신호를 모니터링합니다.  링크가 끊기면 CDR이 LTD(Lock-to-Data) 모드로 다시 이동할 때 rx_freqlocked 어설션을 해제합니다.
    • rx_digitalreset 주장하십시오.
    • CDR이 LTR(Lock-to-Reference) 모드와 LTD(Lock-to-Data) 모드 사이를 전환함에 따라 시간이 지남에 따라 rx_freqlocked 전환될 수 있습니다.
    • rx_freqlocked 높은 시간 동안 높은 후, rx_digitalreset 주장 해제 tLTD_Auto (장치 데이터시트 참조).

    참고: 이 단계는 Cyclone 적용되지 않습니다.® 기능적 차이로 인해 IV GX 장치.  rx_freqlocked CDR Lock-to-Data(Lock-to-Data) 표시기로 사용해서는 안 됩니다.  Cyclone IV GX 장치의 경우, rx_digitalreset 해제하기 전에 링크의 존재 여부와 안정적인 복구된 클럭을 결정하기 위해 사용자 로직에서 PPM 감지기를 구현해야 합니다.

    • rx_freqlocked 어느 시점에서든 낮아지면 rx_digitalreset 다시 주장하십시오.
    • 사용자 로직에서 데이터 손상 또는 RX 위상 comp fifo 오버플로/언더플로 상태가 관찰되는 경우, 2개의 병렬 클럭 주기에 대한 rx_digitalreset 어설션한 다음 어설션 해제합니다.

    이 솔루션은 프로토콜 특정 요구 사항 중 일부를 위반할 수 있습니다.  이러한 경우 수동 CDR 잠금 옵션을 사용할 수 있습니다.

    2. 수동 CDR 잠금 모드의 경우 rx_freqlocked 신호를 사용할 수 없습니다. 죽은 링크가 감지되면 다음 단계를 수행하십시오.

    • LTR(Lock-to-reference) 모드로 전환
    • rx_digitalreset 주장하십시오.
    • rx_pll_locked 높이 올라갈 때까지 기다립니다.
    • 수신 핀에서 들어오는 데이터를 감지하면(앞서 설명한 대로) LOCK-to-data(LTD) 모드로 전환하십시오.
    • 기다리기 tLTD_Manual 기간(장치 데이터시트 참조).
    • rx_digitalreset 주장 해제.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 8 제품

    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    HardCopy™ IV GX ASIC 장치
    Arria® GX FPGA
    Stratix® II GX FPGA
    Arria® II GX FPGA
    Arria® II GZ FPGA
    Cyclone® IV GX FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.