문서 ID: 000079587 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-11-04

CYCLONE V SoC HPS 장치에서 ECC가 활성화되지 않음

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

이 문제는 DDR2, DDR3 및 LPDDR2 제품에 영향을 미칩니다.

Cyclone V SoC의 HPS 하드 메모리 컨트롤러 인터페이스용 HPS 장치, 인터페이스 폭 24개(ECC 16개) 및 40개(32개 이상) ECC)는 사전 로더 생성기가 지원되지 않으므로 지원되지 않습니다. ECC를 활성화합니다.

해결 방법

이 문제의 해결 방법은 비 ECC 인터페이스를 사용하는 것입니다. 폭은 8, 16 또는 32입니다.

이 문제는 향후 릴리스에서 해결될 것입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Cyclone® V FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.