문제로 인해 Cyclone® V SoC 및 Arria® V SoC 장치는 클럭 선택(CSEL) 핀이 01, 10 또는 11 값으로 설정된 구성에 대해 다음과 같은 문제가 발생할 수 있습니다.
- HPS는 BootROM 스테이지 중에 중단되며 프리로더 스테이지로 진행할 수 없습니다.
- HPS SDRAM 교정은 프리로더 프로세스 중에 실패합니다.
Quartus® II 소프트웨어 /SoC EDS 버전 13.1 및 14.0에 대한 패치를 사용하여 이 문제를 해결할 수 있습니다. 아래 지침을 따르십시오.
- 아래의 해당 링크에서 패치를 다운로드하고 설치하십시오.
- SoC EDS 버전 14.0
- SoC EDS 버전 13.1
- 노트:
- 디렉터리에 패치를/altera//
설치합니다.
- 이 패치는 HPS 온칩 RAM(OCRAM)의 상위 4K바이트 를 사용합니다. 따라서 Preloader 이후 실행되는 소프트웨어는 OCRAM의 상위 4Kbytes를 수정해서는 안됩니다.
- 보드의 CSEL 핀[1:0]을 연결하여 보드의 접지 저항기(4.7 kohm ~ 10 kohm)에 풀다운합니다( CSEL=00). 이 CSEL 모드에서는 BootROM이 PLL 구성을 수행하지 않으며 전원이 켜지거나 콜드 리셋 시 PLL이 바이패스 상태에 있습니다.
- 프리로더 이미지 재생
- 임베디드 명령 쉘 실행
- Windows 시스템에서 배치 파일을 실행합니다: \임베디드\Embedded_Command_Shell.bat
- Linux 시스템에서 쉘 스크립트를 실행합니다: \임베디드\embedded_command_shell.sh
- 명령 셸에서 디렉터리를 /소프트웨어/spl_bsp 변경합니다.
- 모든 것을 정리하는 유형
- 참고: 이 명령은 모든 Preloader 소스 파일이 포함된 프리로더 바이너리 이미지와 uboot-socfpga 폴더를 제거합니다. 이전에 이 폴더에 파일을 수정하거나 추가한 경우, 이 패치를 사용한 후 해당 파일을 백업하고 다시 적용해야 합니다.
- 유형 확인
- 참고: Preloader를 다시 만드는 것은 이 문제에 대한 수정 사항을 포함하는 SoC EDS 설치 디렉토리에서 Preloader 소스 파일을 추출하는 것을 호출합니다.
- 참고: Preloader를 다시 만드는 것은 이 문제에 대한 수정 사항을 포함하는 SoC EDS 설치 디렉토리에서 Preloader 소스 파일을 추출하는 것을 호출합니다.