문서 ID: 000079642 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

DTW(DDR 타이밍 마법사)로 제한되는 메모리 인터페이스 설계에 대한 복구 및 제거 타이밍 보고서가 없는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

설계에서 포스트앰블 경로를 절단하지 않은 경우 이러한 설계에 대한 복구 및 제거 보고서가 없을 수 있습니다.

문제가 될 수 있는지 확인하려면 먼저 다음 방법 중 하나를 사용하여 포스트앰블 경로가 잘려 있는지 확인합니다.

  • 클래식 타이밍 분석기용 Quartus® II 소프트웨어에서 할당 편집기를 열고 시작 열에서 끝나는 |dqs_io~regout 노드에 절삭 타이밍 경로 할당이 켜짐으로 설정되어 있는지 확인합니다. 각 DQS 그룹에 대해 하나의 할당이 있어야 합니다.
  • TimeQuest Timing Analyzer의 경우 보고서 SDC 작업을 사용하고 False Path 보고서를 확인하십시오.

컨트롤러에 사용하는 이름에 따라 노드 이름이 다를 수 있습니다. 노드의 전체 이름의 예는 다음과 같습니다. my_core:my_core_ddr_sdram| my_core_auk_ddr_sdram:my_core_auk_ddr_sdram_inst|my_core_auk_ddr_datapath:ddr_io| my_core_auk_ddr_dqs_group:\g_datapath:1:g_ddr_io|dqs_io~regout

my_core 는 컨트롤러 변형의 이름과 "g_datapath:0"입니다. DQS 그룹 번호 매기기 를 나타냅니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® II FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.