3.0V 또는 3.3V I/O 표준이 있는 다른 핀이 Cyclone® III의 DCLK 핀 위치 옆에 할당되고 QFP 패키지의 IV E 장치를 Cyclone® QFN 패키지에 IV GX 장치를 Cyclone® 경우 이 오류 메시지가 표시됩니다.
이렇게 하면 선택한 I/O 표준 입력 및 출력이 QFP(Cyclone® III 및 Cyclone® IV E) 및 QFN(Cyclone® IV GX) 패키지의 DCLK 핀에 대한 근접성을 제한합니다. 예를 들어, I/O가 3.0V 또는 3.3V I/O 표준을 사용하는 경우, QFP 및 QFN 패키지에 대한 I/O와 DCLK 간의 분리 패드 1개를 분리해야 합니다. 따라서 DCLK 핀 위치에 3.0V 또는 3.3V I/O 표준이 있는 핀을 할당하지 않도록 주의해야 합니다. 2.5V I/O 표준은 DCLK 핀에 인접할 수 있습니다.
이 I/O 배치 제한은 인접한 I/Os에서 DCLK 핀까지의 소음 커플링을 최소화합니다. 따라서 Quartus® II 소프트웨어는 이 제한을 확인합니다.
문제 핀의 토글 속도가 매우 낮으면(예: 재설정 핀), 이 오류 메시지를 우회하기 위해 단일 엔드 핀에 I/O MAX TOGGLE RATE 할당 0MHz를 적용할 수 있습니다.
0MHz의 I/O MAX TOGGLE RATE 설정을 적극적으로 스위칭하는 핀에 적용하는 것은 바람직하지 않습니다. Quartus® II 소프트웨어의 핀 배치 규칙은 시끄러운 신호가 인접 신호를 손상시키지 않도록 적용됩니다. 이러한 배치 규칙을 우회하기 위해 스위칭 핀에서 I/O MAX TOGGLE RATE 설정을 사용하는 경우 설계가 의도한 대로 작동하지 않을 수 있습니다.