문서 ID: 000079653 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-08-15

Timequest Report DDR이 UniPHY 메모리 인터페이스 IP용 슬레이브 인터페이스의 타이밍 마진 결과를 표시하지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    다음과 같은 유형의 경고 메시지도 표시할 수 있습니다.

    경고(332087): 이 클럭 할당의 마스터 클럭을 파생할 수 없습니다.  클럭: 생성되지 않았습니다.

    경고(332049): _p0.sdc(407)에서 무시된 set_output_delay: 값이 있는 인수 -clock [get_clocks {mem_dqs[1}]에는 요소가 0개 포함되어 있습니다.

    해결 방법

    흐름에 대한 자세한 내용은 외부 메모리 인터페이스 핸드북 볼륨 3의 기능 설명 - UniPHY 장의 DLL 및 PLL 공유 인터페이스 섹션을 참조하십시오.

    http://www.altera.com/literature/lit-external-memory-interface.jsp

    흐름 단계 외에도 마스터 inst name에 계층 경로 이름에 "\"가 포함되어 있는 경우 _p0_timing.tcl 스크립트에서 올바르게 인식하려면 "\\\"로 변환되어야 합니다.

    이 문제는 Quartus® II 소프트웨어의 향후 버전에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.