문서 ID: 000079664 콘텐츠 형태: 오류 메시지 마지막 검토일: 2021-04-15

오류: IR FIFO USERDES 블록 노드 'lvds_rx:lvds_rx_inst0|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx:auto_generated|sd2' 'WRITECLK' 포트에 제대로 연결되지 않음

환경

  • 인텔® Quartus® II 구독 에디션
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 12.1 이상에서 문제가 발생하면 외부 위상 잠금 루프(PLL) 모드에서 ALTLVDS_RX 인텔 FPGA IP 사용할 때 Cyclone® V 장치에서 이 오류가 나타날 수 있습니다.

    오류: IR FIFO USERDES 블록 노드 'lvds_rx:lvds_rx_inst0|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx:auto_generated|sd2'가 'WRITECLK' 포트에서 제대로 연결되지 않았습니다. 아래 나열된 유효한 포트 중 하나에 연결해야 합니다. 정보: ARRIAV_PLL_LVDS_OUTPUT WYSIWYGInfo의 LOADEN 포트에 연결할 수 있습니다: generic_pll WYSIWYGInfo의 OUTCLK 포트에 연결할 수 있습니다: cyclonev_pll_lvds_output WYSIWYGInfo의 LVDSCLK 포트에 연결할 수 있습니다: ARRIAV_CLKENA WYSIWYG의 OUTCLK 포트에 연결할 수 있습니다.

    해결 방법

    이 문제를 해결하려면 외부 PLL과 rx_inclock ALTLVDS 인스턴스와 rx_enable 포트 사이에 LVDS 버퍼를 삽입해야 합니다.

    관련 문서 섹션 아래의 관련 솔루션을 참조하여 외부 PLL과 ALTLVDS 인텔 FPGA IP 사이에 중간 LVDS 버퍼를 추가하는 방법을 알아보십시오.

    관련 자료

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 6 제품

    Cyclone® V GT FPGA
    Cyclone® V E FPGA
    Cyclone® V GX FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.