문서 ID: 000079676 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

인텔® Quartus® II 소프트웨어 v8.0에 컴파일된 디자인을 위해 Stratix® III 장치의 측면 I/O 뱅크 전용 차등 입력 핀에 있는 경우 단일 엔드 I/O 표준에 전압이 떨어지는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

인텔® Quartus® II 소프트웨어 v8.0은 각 I/O가 단일 엔드로 구성되고 다음 조건이 사실일 때 사이드 뱅크 전용 차등 입력 쌍의 두 I/Os 사이의 내부 저항기를 잘못 활성화합니다.

  • 현재 강도가 지정되지 않았습니다.
  • I/O에 대한 칩 종료(OCT) 입력 병렬 옵션이 활성화됩니다.
  • I/O에 대한 출력 시리즈 OCT 옵션이 활성화됨

이 문제는 Stratix® III 장치에만 영향을 미칩니다.

이 쌍의 I/Os가 모두 입력 전용인 경우, 내부 저항기는 입력에 대한 입력 병렬 종료 옵션이 활성화된 경우에만 잘못 활성화됩니다. 이 저항기는 상호 보완 핀 전압을 줄임으로써 단일 종료 시 I/O 핀이 오작동할 수 있습니다.

해결 방법

이 문제는 인텔에서 시작해서 해결되었습니다.® Quartus® II 소프트웨어 v8.0 SP1. 최신 서비스 팩을 확인하세요. 다운로드 센터.

인텔 Quartus II 소프트웨어 v8.0에서 이 문제를 해결하려면, 최신 서비스 팩 버전으로 업그레이드할 수 없는 경우 다음 위치에서 패치 0.22를 다운로드하고 설치하십시오.

 

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® III FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.