문서 ID: 000079688 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

실행 후 Quartus II 소프트웨어 할당 편집기에서 볼 수 있는 UniPHY IP 글로벌 신호 할당에 문제가 있습니까? <variation_name>_pin_assignments.tcl 스크립트?</variation_name>

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    UniPHY 기반 IP의 재설정 및 클럭 신호에 적용되는 이러한 할당은 정확하며 사용자가 변경할 필요가 없습니다.

    할당은 상태 "?"로 표시됩니다. 이는 할당 편집기에서 디스플레이 문제로 인해 발생하며 Quartus® II 소프트웨어의 향후 버전에서 수정될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 12 제품

    Stratix® III FPGA
    Stratix® IV FPGA
    Stratix® V FPGA
    Arria® II GX FPGA
    Arria® II GZ FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV E FPGA
    Stratix® V GS FPGA
    Stratix® V E FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.