문서 ID: 000079723 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

DDR SDRAM, DDR2 SDRAM 및 DDR3 SDRAM Altmemphy 및 UniPHY 기반 컨트롤러가 컨트롤러 GUI의 메모리 사전 설정 편집기에 지정된 최대 새로 고침 간격을 위반하는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

컨트롤러는 사전 설정 편집기의 지정된 시간 내에 새로 고침이 발생한다고 보장하지 않습니다. 컨트롤러가 수행하는 작업과 은행 상태에 따라 시간이 걸릴 수 있습니다. 순차적 버스트 트랜잭션 중에 새로 고침 인터럽트가 발생하면 최적의 시간보다 135n이 더 늦을 수 있습니다.

해결 방법은 사전 설정 편집기에서 tREFI를 7.6us의 작업 값으로 줄이는 것입니다. 이 200ns 감소는 Altera 안전 측면에 있는 것이 좋습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 9 제품

Cyclone® IV GX FPGA
Cyclone® III LS FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Arria® II GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.