문서 ID: 000079726 콘텐츠 형태: 오류 메시지 마지막 검토일: 2015-10-30

오류(16575): 증분 경로 SignalTap II 흐름이 실패했습니다. 합성을 다시 실행한 후 다시 시도하십시오.

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® Prime Pro Edition에서 오류가 발생합니다. SignalTap II 로직 분석기를 가리키는 소프트웨어 현재 설계에 포함되지 않은 hpath. 이 경우 발생할 수 있습니다. SignalTap II 인스턴스는 다른 설계 프로젝트에 속하거나 인스턴스가 있는 경우 손상된 경우 잘못된 사전 합성 탭만 포함됩니다.

    해결 방법

    SignalTap II 로직 분석기를 실행하기 전에 탭의 유효성을 평가하십시오. 활성화하는 각 SignalTap II 인스턴스에서. 또는 일부 변경이 가능합니다. 사전 합성 탭을 탭하여 포스트 핏 탭을 누릅니다. 변경이 잘못되면 주의하십시오. 사전 합성은 포스트 핏 탭으로 탭, SignalTap II 로직 분석기는 실패합니다 지정된 노드를 탭합니다.

    오류가 발생하지 않도록 하려면 지정된 작업에서 다음 작업을 수행하십시오. 순서:

    1. 분석 및 합성을 실행합니다. 분석 및 합성을 실행할 수 있습니다. 실행 파일을 사용하여 GUI 또는 명령줄에 있습니다 quartus_syn .
    2. SignalTap II 로직 분석기 GUI를 열고 찾기 를 선택합니다. 노드 메뉴 옵션을 선택한 다음 사전 합성 탭을 추가합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.