문서 ID: 000079727 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

PS(패시브 시리얼) 또는 빠른 패시브 병렬(FPP) 모드로 구성할 때 nCONFIG 라인에서 풀업 또는 풀다운 저항기를 연결해야 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

예, 풀업 또는 풀다운 저항기는 외부 호스트(Max® II CPLD 또는 마이크로컨트롤러)가 선을 구동하지 않을 때(예: I/O 운전 nCONFIG가 트라이-진술될 수 있는 외부 호스트 재프로그래밍 또는 전원 업을 하는 동안) nCONFIG 라인을 알려진 상태로 유지하는 데 도움이 됩니다. nCONFIG 라인에 풀업 저항기를 추가하면 외부 호스트가 다시 프로그래밍되는 경우 FPGA 사용자 모드에 유지됩니다. nCONFIG 라인에 풀다운 저항기를 추가하면 외부 호스트가 다시 프로그래밍되는 경우 FPGA 리셋 모드로 전환됩니다.

nCONFIG 라인이 높은 릴리스될 때마다 첫 번째 DCLK 및 데이터가 의도치 않게 구동되지 않도록 하십시오. Altera 외부 호스트 또는 FPGA 구성 준비가 되지 않은 경우 nCONFIG 라인을 낮게 유지하는 것이 좋습니다.

해결 방법

 

관련 제품

이 문서는 다음 항목에 적용됩니다. 31 제품

Cyclone® III LS FPGA
Stratix® IV E FPGA
Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® FPGA
Stratix® GX FPGA
Arria® GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Cyclone® FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.