문서 ID: 000079732 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-02-25

동적 위상 시프트 포트가 활성화된 Altera PLL 메가기능이 시뮬레이션에 잠기지 못하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • Avalon ALTPLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    동적 위상 시프트 포트가 활성화된 Altera® PLL 메가 기능은 시뮬레이션에서 refclk 입력이 전환되기 시작할 때 scanclk 입력이 전환되지 않으면 잠기지 못할 수 있습니다. 이 경우 잠긴 출력 신호와 출력 클럭이 낮게 고정됩니다.

    ModelSim을 사용하는 경우에도 다음 메시지가 나타날 수 있습니다.
    "# ** 오류: (vsim-8630) nofile(-1): 인피니티는 분할 작업으로 인한 결과입니다."

    이는 시뮬레이션 모델의 문제로 인해 발생하며 scanclk 입력이 무료로 실행될 수 있는 장치의 실제 동작을 나타내지 않습니다.

    해결 방법

    전환하지 않을 때는 scanclk 입력이 로직 1로 설정되어 있는지 확인합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 14 제품

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V E FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.