설명
Cyclone® IV FPGA PCIe 하드 IP PMA의 문제로 인해 링크가 Detect.Active 상태에 갇혀 있을 수 있습니다.
트랜시버 수신기가 2회 연속 TxDetectRx의 낮은 기간이 544ns 미만인 경우 파이프 인터페이스에서 PHYSTATUS 펄스를 하드 IP 코어로 반환하지 않기 때문입니다.
해결 방법
하드 IP 리셋 로직을 수동으로 변경하여 최소 1개 이상에 대한 crst 및 srst 신호를 주장합니다.
다음 파일을 사용하여 위의 요구 사항을 충족하기 위해 Avalon® 메모리 매핑 인터페이스에 필요한 변경 사항을 확인할 수 있습니다.
- pcie_compiler_0(.v) : 추가 리셋 로직은 새로운 키워드를 사용하여 여러 줄에서 찾을 수 있습니다. Avalon 메모리 매핑 인터페이스를 위해 인스턴스화 파일에 이러한 선을 넣습니다.
- pcie_compiler_0(.vhd): 추가된 리셋 로직은 새로운 키워드를 사용하여 여러 줄에서 찾을 수 있습니다. Avalon 메모리 매핑 인터페이스를 위해 인스턴스화 파일에 이러한 선을 넣습니다.
이 문제는 Cyclone IV PCIe Hard IP의 플랫폼 디자이너 구현에서 해결되었습니다.