문서 ID: 000079758 콘텐츠 형태: 오류 메시지 마지막 검토일: 2015-01-01

오류: <system name="">.hps_0: "HPS-투-FPGA 사용자 &lt;0,1,2&gt; 클럭 주파수"(S2FCLK_USER&lt;0,1,2&gt;CLK_FREQ) &lt; 주파수 &gt; 범위를 벗어난 경우: &lt; osc1 주파수 &gt; - 100.0</system>

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® II 소프트웨어 버전 14.0의 문제로 인해 Qsys는 HPS 사용자 클럭의 최소 주파수를 외부 참조 클럭(OSC1/2)의 주파수로 잘못 제한합니다.


 

해결 방법

이 문제를 해결하려면 소프트웨어 사전 로더를 구축하기 위해 실행하기 전에 /생성/pll_config.h 파일의 사용자 클럭에 대한 PLL 설정을 수동으로 편집합니다.

수동으로 편집하는 pll_config.h에 대한 정보는 www.Rocketboards.org 프리로더 클럭킹 사용자 지정 페이지를 참조하십시오.

Quartus II 소프트웨어의 다음 릴리스에 대해 이 문제가 해결되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 5 제품

Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.