문서 ID: 000079759 콘텐츠 형태: 오류 메시지 마지막 검토일: 2011-09-12

무시된 SDC 제약 조건을 보고하는 경고 메시지

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

Qsys에서 생성된 IP 코어를 컴파일하는 동안 TimeQuest 타이밍 분석기는 SDC를 나타내는 경고 메시지를 표시할 수 있습니다. 제약 조건이 무시되고 있습니다. TimeQuest 때문에 이러한 메시지가 나타납니다. altera_avalon_half_rate_bridge_constraints.sdc 파일을 읽습니다. 하프 레이트 브리지 기능은 사용되지 않습니다.

이 문제는 모든 Qsys 생성 구성에 영향을 줍니다.

이 문제는 설계에 영향을 미치지 않습니다.

해결 방법

경고 메시지가 표시되지 않도록 하려면 altera_avalon_half_rate_bridge_constraints.sdc 파일을 제거합니다. 프로젝트 및 .qip 파일에서.

이 문제는 향후 버전에서 해결됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.