장치의 동일한 반쪽에 두 개 이상의 트랜시버 재구성 컨트롤러 IP 인스턴스를 인스턴스화하고 서로 다른 mgmt_clk_clk 입력 소스를 사용하는 경우 인텔® Stratix® V GX 또는 Stratix® V GT 장치에 대한 이 피터 오류가 발생할 수 있습니다.
피팅 오류는 물리적 트랜시버 교정 블록에 잘못된 연결로 인해 발생합니다. 장치의 각 사분면에 단일 물리적 교정 블록이 있으며 트랜시버 재구성 컨트롤러 IP에 의해 제어됩니다.
보정 블록이 있는 트랜시버 재구성 컨트롤러에는 동일한 mgmt_clk_clk 소스가 있어야 합니다.
인텔® Stratix® V GX 핸드북의 "보정 블록 경계" 장을 참조하십시오. 이 기능은 "Stratix V 장치의 트랜시버 아키텍처" 볼륨에서 찾을 수 있습니다.