문서 ID: 000079768 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-02-20

프리로더에서 SDRAM ECC 비활성화됨

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Qsys는 HPS 구성 요소에서 DDR 인터페이스를 생성할 수 없습니다. ECC가 활성화되어 있습니다. 이러한 인터페이스를 지정하려고 하면 결과는 는 ECC가 없는 인터페이스입니다. 지정된 인터페이스 폭에 따라 결과 인터페이스 폭은 다음과 같습니다.

    지정된 폭결과 폭
    2416
    4032
    해결 방법

    Altera Complete Design Suite v13.0 SP1 이상으로 업그레이드하십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Cyclone® V FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.