문서 ID: 000079779 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2013-04-15

ModelSim-Altera 스타터 에디션 소프트웨어를 사용하여 VHDL에서 Stratix V 디자인을 시뮬레이션하려면 어떻게 합니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • 시뮬레이션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    ModelSim-Altera Starter Edition 소프트웨어 버전 6.6c 및 6.6d의 문제로 인해 V 장치 Stratix® 대상으로 하는 VHDL의 설계를 시뮬레이션할 수 없습니다. 이 문제는 ModelSim-Altera Edition 소프트웨어에 영향을 미치지 않습니다. ModelSim-Altera 스타터 에디션의 이러한 버전은 Altera 완전한 디자인 스위트 버전 10.1 및 11.0과 함께 제공됩니다.

    이 문제로 인해 다음과 같은 오류가 발생할 수 있습니다.

    # ALTERA version supports only a single HDL
    # ** Fatal: (vsim-3612) Instantiation of 'stratixv_ds_coef_sel' failed. Unable to check out Verilog simulation license.
    해결 방법

    이 문제를 해결하려면 다음 옵션 중 하나를 사용하십시오.

    • Verilog HDL을 사용하여 Stratix V 장치를 대상으로 설계를 시뮬레이션하십시오.
    • ModelSim-Altera Edition 소프트웨어를 사용하여 Stratix V 장치를 대상으로 설계를 시뮬레이션하십시오.

    이 문제는 Altera Complete Design Suite 버전 11.1과 함께 제공되는 ModelSim-Altera 스타터 에디션 소프트웨어 버전 10.0c부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Stratix® V E FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.