문서 ID: 000079827 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-10-22

Arria® V M10K 메모리 블록의 잘못된 초기화가 표시되는 이유는 무엇입니까?

환경

    인텔® Quartus® II 소프트웨어
    Arria® V 트랜시버 네이티브 PHY 인텔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® II 소프트웨어 버전 13.0sp1 이하의 문제로 인해 하드웨어에서 Arria® V M10K 메모리 블록의 초기 내용이 올바르지 않을 수 있습니다.

이 문제는 두 개의 단일 포트 RAM 블록이 단일 M10K 리소스로 압축되어 두 RAM 블록 모두 상수(VCC 또는 GND) 읽기 또는 쓰기가 활성화된 경우에만 발생합니다.

해결 방법

읽기 및 쓰기 활성화 신호를 동적 신호에 연결하여 VCC 또는 GND에 연결되지 않도록 합니다.

이 문제는 Quartus® II 소프트웨어 버전 15.0에서 이미 해결되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

Arria® V GT FPGA
Arria® V GX FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.