문서 ID: 000079909 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-03-02

PCI Express용 Arria® V GZ 하드 IP "HIP 상태 버스 활성화"가 항상 활성화되어 있는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • PCI Express* 인텔® FPGA IP용 Arria® V GZ 하드 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 설치 디렉토리에 있는 PCI Express® tcl 파일 "altera_pcie_avgz_hip_avmm_hw.tcl": \altera\ <your_version>\ip\altera\altera_pcie\altera_pcie_avgz_hip_avmm\ 에 기능이 항상 활성화되어 있는 enable_hip_status 없습니다.

    해결 방법

    하드 IP 상태 버스를 활성화 및 비활성화할 수 있도록 set enable_hip_status_ext 섹션 뒤에 다음 행을 추가해야 합니다.

    설정 enable_hip_status [ get_parameter_value CG_ENABLE_HIP_STATUS ]

    { == 1 } {

    add_pcie_hip_port_status

    }

    이 문제는 Quartus® II 소프트웨어 버전 14.0에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Arria® V GZ FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.