Quartus® II 소프트웨어 버전 12.0의 문제로 인해 HDL 코드가 일반 또는 소스 동기화 모드에서 PLL을 구현하고 외부 클럭 출력을 구동하는 경우 이 오류가 나타날 수 있습니다. 이 문제는 Stratix® V, Arria® V 및 Cyclone® V 장치를 대상으로 하는 설계에 영향을 미칩니다.
이 문제를 해결하려면 일반 또는 소스 동기화 모드와 외부 클럭 출력을 동시에 사용하지 마십시오.
Quartus II 소프트웨어 버전 12.0 SP1부터 문제가 해결되었습니다.