문서 ID: 000079939 콘텐츠 형태: 오류 메시지 마지막 검토일: 2013-03-25

내부 오류: 하위 시스템: ASMPLL, 파일: /quartus/comp/asmpll/asmpll_28nm.cpp, 라인: 231

환경

  • 인텔® Quartus® II 구독 에디션
  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 12.0의 문제로 인해 HDL 코드가 일반 또는 소스 동기화 모드에서 PLL을 구현하고 외부 클럭 출력을 구동하는 경우 이 오류가 나타날 수 있습니다. 이 문제는 Stratix® V, Arria® V 및 Cyclone® V 장치를 대상으로 하는 설계에 영향을 미칩니다.

    해결 방법

    이 문제를 해결하려면 일반 또는 소스 동기화 모드와 외부 클럭 출력을 동시에 사용하지 마십시오.

    Quartus II 소프트웨어 버전 12.0 SP1부터 문제가 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 14 제품

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.