문서 ID: 000079943 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-06-19

오프셋 0x10 mdio_addr1 신호가 트리플 스피드 이더넷 IP 코어에 대해 '0'의 값을 갖는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 트리플 스피드 이더넷 MegaCore® 기능 사용자 가이드에 따르면 mdio_addr1 HW 리셋 값은 '1'입니다. 이 옵션은 MDIO 옵션이 켜져 있는 경우에만 적용됩니다. 트리플 스피드 이더넷 IP 인스턴스화에서 MDIO 옵션이 꺼진 경우 mdio_addr1 HW 재설정 값은 '0'입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 28 제품

Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Cyclone® II FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Arria® GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V ST SoC FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.