문서 ID: 000079954 콘텐츠 형태: 오류 메시지 마지막 검토일: 2015-04-15

오류(12857): HIP 리셋 핀 "perst"가 "PIN_&ltyour_PERST_ 핀 위치&gt"로 잠겨 있으며 이는 불법입니다.

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명 Quartus® II 소프트웨어 버전 13.1의 문제로 인해 DDR3 핀을 잘못 연결하거나 장치의 DDR 부분에 연결되지 않은 핀이 있는 경우 이 오류가 나타납니다.  이러한 잘못된 DDR 핀 연결이 있는 경우 PERST가 합법적이고 올바른 핀 위치에 있더라도 이 오류가 표시됩니다.
    해결 방법

    DDR 핀 오류를 수정합니다.

    이 문제는 Quartus II 소프트웨어 버전 14.0에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    Stratix® V GX FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.