문서 ID: 000079959 콘텐츠 형태: 오류 메시지 마지막 검토일: 2014-02-06

오류 (15629) : Atom "comb ~ 6"은 연결되지 않은 입력 포트에 따라 다릅니다.

환경

    인텔® Quartus® II 구독 에디션
    PLL 재구성 인텔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Altera® PLL 재구성 IP를 인스턴스화하고 Quartus® II 소프트웨어에서 물리적 합성을 활성화할 때 오류가 발생할 수 있습니다.

해결 방법

아래와 같이 altera_pll_reconfig_core.v 파일을 수정합니다.

  1. generic_lcell_comb 모듈 정의 찾기
  2. 모듈 키워드 앞에 (* altera_attribute = "-name ADV_NETLIST_OPT_ALLOWED \"NEVER ALLOW\"" *) 를 추가합니다.

이 문제는 Quartus® 소프트웨어 버전 13.1에서 해결되었습니다.

관련 자료

관련 제품

이 문서는 다음 항목에 적용됩니다. 14 제품

Cyclone® V SE SoC FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Cyclone® V ST SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.