문서 ID: 000079961 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-10-30

UniPHY를 사용하여 DDR3 SDRAM 컨트롤러를 사용할 때 altera_reserved_tck 신호에 대한 타이밍 위반이 표시되는 이유는 무엇입니까?

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® II 소프트웨어 버전 12.1sp1 이전의 문제로 인해, UniPHY로 DDR3 SDRAM 컨트롤러를 인스턴스화할 때는 보류 타이밍 위반 altera_reserved_tck이 발생할 수 있습니다. 이 위반의 이유는 Quartus II 소프트웨어가 JTAG 출력을 클럭으로 인식하지 못하기 때문입니다.

해결 방법

이 위반을 해결하려면 다음 Quartus 설정 파일(.qsf) 할당을 사용하여 클럭 네트워크에 클럭을 할당합니다.

set_instance_assignment -name GLOBAL_SIGNAL "GLOBAL CLOCK" -to "altera_internal_jtag~TCKUTAP".

이 문제는 Quartus II 소프트웨어 버전 13.0부터 해결되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.