문서 ID: 000079984 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-05-01

특정 I/O 핀은 Cyclone V 하드 메모리 컨트롤러 작동을 위해 접지되어야 합니다.

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    이 문제는 DDR2, DDR3 및 LPDDR2 제품에 영향을 미칩니다.

    Cyclone V 핀 아웃 파일은 일부 일반 I/O 핀을 식별합니다. 하드 메모리 인터페이스를 사용할 때 접지와 연결해야 합니다. V 장치에서 Cyclone. 이러한 핀을 접지하지 않으면 설계 인접한 I/Os에서 크로스토크 증가 또는 감소된 크로스토크를 경험할 수 있습니다. 최대 주파수 기능.

    해결 방법

    이 문제에 대한 해결 방법은 없습니다.

    이 문제는 해결되지 않습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Cyclone® V FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.