문서 ID: 000080015 콘텐츠 형태: 문제 해결 마지막 검토일: 2016-05-25

led_link 신호가 높아질 때 Arria 10 1G/2.5G/5G/10G 멀티 레이트 이더넷 PHY IP 코어의 led_char_err 및 led_disp_err 신호가 1 클럭 주기 동안 높게 유지되는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Arria® 10 1G/2.5G/5G/10G 멀티 레이트 이더넷 PHY IP 코어를 사용하는 경우, led_char_err 및 led_disp_err 신호는 1 클럭 주기 동안 계속 유지됩니다. led_link 신호 어설션.

해결 방법

다음을 무시할 수 있습니다. led_disp_err 및 led_char_err 이후 첫 번째 클럭 주기에 대한 신호 led_link 신호 어설션. 이것은 예상되는 동작입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.