문서 ID: 000080016 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

사용자 모드에서 DDR, DDR2, DDR3 고성능 컨트롤러 또는 Altmemphy의 교정에 사용되는 쓰기 데이터 패턴을 저장하는 데 사용되는 메모리 위치에 액세스할 수 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

메모리 뱅크 0, 행 0 및 열은 0~55개의 저장소 교정 데이터를 다룹니다. 사용자 모드에서 이러한 메모리 위치에 액세스할 수 있습니다.

컨트롤러를 재설정하면 교정 프로세스가 다시 시작되고, 교정 데이터가 다시 작성되기 때문에 위에서 언급한 메모리 위치에 있는 데이터가 손실됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 8 제품

Cyclone® III FPGA
Arria® GX FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Arria® II GX FPGA
Stratix® IV E FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.