문서 ID: 000080023 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-05-15

SSTL 및 HSUL I/O 표준용 Quartus II 소프트웨어에서 생성된 Stratix V IBIS 모델에 대한 알려진 문제가 있습니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    예.  Quartus® II 소프트웨어 버전 13.1 업데이트 4 이전의 문제로 인해 다음 I/O 표준에 대해 생성된 Stratix® V IBIS 모델에는 OCT(On-Chip Termination)가 입력되어 올바른 동작이 나타나지 않습니다.

    • 입력 10월 20일 SSTL-15, 30, 40, 60, 120 Ohm
    • 입력 10월 20일 SSTL-135, 30, 40, 60, 120 Ohm
    • 입력이 있는 SSTL-125(10월 20일, 30, 40, 60, 120 Ohm)
    • 입력 10월 60일, 120 Ohm 탑재 SSTL-12
    • HSUL-12 및 입력 10월 34일, 40, 48, 60, 80 Ohm
    해결 방법 이 문제를 해결하려면 Quartus II 소프트웨어 버전 14.0 이상을 사용하여 IBIS 모델을 재생성하십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.