문서 ID: 000080120 콘텐츠 형태: 오류 메시지 마지막 검토일: 2015-10-29

보호된 지역에서 오류 nofile(37)

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 ModelSim을 사용하여 VHDL 기반 DDR3 UniPHY 메모리 컨트롤러 설계를 시뮬레이션하는 동안 위의 오류가 발생할 수 있습니다. VHDL에서 DDR3 메모리 컨트롤러가 생성되면 모든 Verilog 및 SystemVerilog 하위 모듈이 암호화되어 단일 언어 시뮬레이터로 시뮬레이션을 허용합니다. 암호화된 파일세트에서 오류가 발생하면 위의 파일과 같은 비밀 메시지가 생성됩니다.
해결 방법

DDR3 파일이 _sim 디렉토리에 있는 msim_setup.tcl 파일에 지정된 순서대로 컴파일되고 있는지 확인하십시오. 순서를 초과하여 컴파일된 파일은 위 오류가 발생할 수 있습니다.

 

관련 제품

이 문서는 다음 항목에 적용됩니다. 27 제품

Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Stratix® V GS FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Cyclone® V SX SoC FPGA
Stratix® V E FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.