설명
Stratix 장치에서 DQS 신호를 사용할 때는 구성 후 FPGA DLL 참조 클럭이 항상 유효한지 확인해야 합니다. 즉, DLL 참조 클럭은 IO 표준의 VIH 및 VIL 사양을 충족해야 합니다. DLL 참조 클럭이 지정된 전압 수준을 충족하지 않으면 DLL 초기화 단계가 손상되어 잘못된 위상 이동 값이 발생할 수 있습니다. DLL이 자체 교정 중임에도 불구하고 초기화 중에 카운터 기본 값이 손상되면 위상 이동에 대한 오프셋이 올바르지 않으며 장치를 전원 순환하지 않는 한 업데이트할 수 없습니다.
이 문제를 디버깅할 때는 먼저 DLL 참조 클럭에서 종료를 확인하십시오. VTT로 풀업하면 라인을 구동하는 것이 없을 때 DLL 참조 클럭 신호가 확정되지 않은 상태로 이동하도록 허용할 수 있습니다.
이 문제를 디버깅할 때는 먼저 DLL 참조 클럭에서 종료를 확인하십시오. VTT로 풀업하면 라인을 구동하는 것이 없을 때 DLL 참조 클럭 신호가 확정되지 않은 상태로 이동하도록 허용할 수 있습니다.