문서 ID: 000080127 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

내 Stratix 읽기 DQS 신호가 잘못된 위상 변화에 갇혀 있는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 Stratix 장치에서 DQS 신호를 사용할 때는 구성 후 FPGA DLL 참조 클럭이 항상 유효한지 확인해야 합니다. 즉, DLL 참조 클럭은 IO 표준의 VIH 및 VIL 사양을 충족해야 합니다. DLL 참조 클럭이 지정된 전압 수준을 충족하지 않으면 DLL 초기화 단계가 손상되어 잘못된 위상 이동 값이 발생할 수 있습니다. DLL이 자체 교정 중임에도 불구하고 초기화 중에 카운터 기본 값이 손상되면 위상 이동에 대한 오프셋이 올바르지 않으며 장치를 전원 순환하지 않는 한 업데이트할 수 없습니다.

이 문제를 디버깅할 때는 먼저 DLL 참조 클럭에서 종료를 확인하십시오. VTT로 풀업하면 라인을 구동하는 것이 없을 때 DLL 참조 클럭 신호가 확정되지 않은 상태로 이동하도록 허용할 수 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.