문서 ID: 000080160 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-23

시뮬레이션 중에 Altera 40G 및 100G MAC가 오류 메시지를 생성하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    연결된 Avalon® 인터페이스가 예상대로 구동되지 않으면 Altera® 40G 및 100G MAC에 오류 메시지가 표시됩니다. 다음 규칙을 따라야 합니다.

    1. 패킷은 데이터의 MSB인 SOP로 시작하여 EOP로 끝나야 합니다. 패킷 내에서는 추가 SOP 또는 EOP가 허용되지 않습니다.
    2. 패킷 간 최소 2클록 주기여야 합니다.
    3. tx_valid 패킷 전송 중에 높은 상태를 유지해야 합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    Stratix® IV GT FPGA
    Stratix® V GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.