문서 ID: 000080171 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-11-20

DisplayPort IP 코어 15.0 설계 관련 링크업 문제

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

DisplayPort IP 버전 15.0의 DisplayPort 디자인(av_sk_4k 및 sv) 코어에는 TX 코어에 대한 링크업 문제가 있습니다. 이 문제는 TX 트랜시버 재구성 모듈 링크 속도 연결. TX 트랜시버 재구성 모듈 링크 속도가 잘못된 링크 속도 지표에 연결됨 TX 트랜시버가 잘못된 데이터 속도를 재구성하게 합니다.

해결 방법

연결 오류를 수정하려면 상단 래퍼에서 다음 행을 편집합니다. 파일, av_sk_4k용 top.v 및 sv용 sv_dp_demo.v :

bitec_reconfig_alt_av/sv bitec_reconfig_alt_av/sv_i( .tx_link_rate (dp_rx_reconfig_link_rate_8bits), )

bitec_reconfig_alt_av/sv bitec_reconfig_alt_av/sv_i( .tx_link_rate (dp_tx_reconfig_link_rate_8bits), )

이 문제는 DisplayPort IP 코어의 버전 15.0 업데이트 2에서 해결되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.