문서 ID: 000080175 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2016-09-02

Quartus Prime TimeQuest 타이밍 보고서에 divfwdclk의 잘못된 주파수가 표시되면 divfwdclk의 정확한 주파수를 확인하려면 어떻게 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Stratix V 장치의 데이터 속도 및 SERDES 요인의 특정 조합에 대한 Quartus® Prime TimeQuest 타이밍 보고서에 표시된 divfwdclk의 주파수가 올바르지 않을 수 있습니다.® 예를 들어:

동적 위상 정렬 활성화

탈지압 계수 = 10

입력 날짜 속도 = 150Mpbs

입력 클럭 주파수 = 150MHz

DPA 모드 : divfwdclk 사용

 

divfwdclk는 150MHz/10 = 15MHz여야 하지만 TimeQuest는 30MHz의 divfwdclk를 보고합니다.

해결 방법

이 문제를 해결하려면 사용자 SDC 파일 또는 TimeQuest Timing Analyzer에서 생성된 클럭 명령을 사용하여 divfwdclk를 올바른 주파수로 나눕니다. 예를 들어:

 

create_generated_clock -name divfwdclk -source [get_pins {rx_cmp_inst| ALTLVDS_RX_component|auto_generated|rx_0|dpaclkin[0]}] -divide_by 2 [get_pins {rx_cmp_inst| ALTLVDS_RX_component|auto_generated|rx_0|divfwdclk}]

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.