문서 ID: 000080202 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

Soft-CDR 모드에서 DPA 재설정을 언제 주장할지에 대한 지침이 있습니까?

환경

  • 재설정
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Stratix® III 및 Stratix IV 장치에서 Soft-CDR을 사용할 때 DPA를 재설정하는 시기에 대한 Altera® 지침은 없습니다. rx_reset DPA 회로와 FIFO 콘텐츠를 재설정합니다. 그러나 DPA가 새로운 단계로 잠글 수 있도록 링크 재교육이 필요할 때 rx_reset 주장할 수 있습니다.

    Soft-CDR 모드에서는 참조 클럭과 들어오는 데이터 사이의 ppm 차이에 따라 DPA가 계속해서 새 단계로 잠기기 때문에 rx_reset 주장할 필요가 없습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    Stratix® III FPGA
    Stratix® IV GX FPGA
    Stratix® IV E FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.