문서 ID: 000080229 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-06-18

Arria V 및 Cyclone V 하드 메모리 컨트롤러 옵션은 2개의 칩 선택 기능이 있는 인터페이스에 제대로 작동하지 않을 수 있습니다.

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    이 문제는 DDR2 및 DDR3, LPDDR2, QDR II 및 RLDRAM에 영향을 미칩니다. II 제품.

    Arria V 및 Cyclone V 장치에서 하드 메모리 컨트롤러 옵션 사용자 새로 고침, 셀프 리프레시 또는 딥 파워 다운이 작동하지 않을 수 있습니다. 두 개의 칩이 선택되어 있는 인터페이스에 올바르게 사용됩니다. 이 문제는 시뮬레이션이 중단될 수 있으며 경우에 따라 하드웨어가 발생할 수 있습니다. 실패.

    해결 방법

    이 문제의 해결 방법은 RTL 파일을 altera_mem_if_hard_memory_controller_top_arriav.sv 편집하는 것입니다(에 대한 Arria V 디자인) 또는 altera_mem_if_hard_memory_controller_top_cyclonev.sv (에 대한) Cyclone V 설계) 및 다음 행을 변경합니다.

    .localrefreshchip ( local_refresh_chip ), .localdeeppowerdnreq ( local_deep_powerdn_req ), .localdeeppowerdnchip ( local_deep_powerdn_chip ), .localselfrfshreq ( local_self_rfsh_req ), .localselfrfshchip ( local_self_rfsh_chip ),

    받는 사람:

    .localrefreshchip ( local_refresh_chip_wire ), .localdeeppowerdnreq ( local_deep_powerdn_req ), .localdeeppowerdnchip ( local_deep_powerdn_chip_wire ), .localselfrfshreq ( local_self_rfsh_req ), .localselfrfshchip ( local_self_rfsh_chip_wire ),

    이 문제는 향후 버전에서 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    Cyclone® V FPGA 및 SoC FPGA
    Arria® V FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.