문서 ID: 000080234 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-09-26

ETH_RX_DATA 레지스터에 액세스할 때 CPRI MegaCore 기능의 CPU 인터페이스가 재소핑을 중지하는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

때 ETH_RX_DATA 레지스터는 CPU 인터페이스에서 액세스되며, CPRI MegaCore® 기능은 Fast C & M 인터페이스에서 이더넷 데이터 프레임이 수신될 때까지 기다립니다.  Fast C & M 인터페이스를 설정하지 않았거나 링크 파트너가 전송되지 않는 경우 CPU 인터페이스는 무기한 대기합니다. cpu_waitrequest 신호가 그대로 유지됩니다.

Altera® 읽는 것이 좋습니다. CPRI_CM_STATUS 등록하여 RX Fast C 및 M 채널이 해당 채널에 표시된 대로 초기화되었는지 확인합니다. rx_fast_dm_ptr_valid 이더넷 레지스터에 액세스하기 전에 비트.

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

Stratix® V FPGA
Cyclone® V FPGA 및 SoC FPGA
Arria® V FPGA 및 SoC FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.