문서 ID: 000080247 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2016-02-10

Altera_PLL 메가 함수에 의해 생성된 출력 클록 주파수는 얼마나 정확합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Altera_PLL 메가 함수는 원하는 출력 클럭 주파수를 제공하는 기능에 대한 두 가지 메시지 중 하나를 표시합니다. 실제 출력 클럭 주파수가 요청된 출력 클럭 주파수의 0.5Hz 이내이면 메시지 창에 다음이 표시됩니다.

"정보 : fpll : 사용자 설정으로 PLL을 구현할 수 있습니다."

실제 출력 클럭 주파수가 요청된 출력 클럭 주파수에서 0.5Hz보다 크면 다음 메시지가 표시됩니다.

"경고: fpll: PLL을 구현할 수 있음 - 실제 설정이 요청된 설정과 다릅니다."

해결 방법

정수 모드에서 작동하는 PLL의 실제 출력 클럭 주파수를 결정하기 위해 위상 고정 루프 기본 사항(PLL)에 표시된 방정식을 사용할 수 있습니다.

분할 모드에서 작동하는 PLL의 실제 출력 클럭 주파수를 확인하려면 아래의 관련 솔루션을 참조하십시오.

관련 자료

관련 제품

이 문서는 다음 항목에 적용됩니다. 15 제품

Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.