문서 ID: 000080281 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-12-16

Stratix IV 장치에서 PCI Express용 VHDL 파이프 시뮬레이션 실패

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Stratix IV 장치에서 PCI Express의 PIPE 시뮬레이션이 실패합니다. 사이 불일치 PCI Express IP 코어의 eidle_infer_sel 신호 정의 altpcie_hip_pipen1b_qsys 장애가 발생합니다 . eidle_infer_sel IP 코어의 12비트 벡터와 24비트 벡터로 정의됩니다. altpcie_hip_pipen1b_qsys 비트.

    해결 방법

    해결 방법은 직렬 모드에서 시뮬레이션하는 것입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Stratix® IV FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.