문서 ID: 000080295 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2012-09-11

각 Stratix 장치 디지털 신호 처리(DSP) 블록에 할당할 수 있는 클럭 신호는 몇 개입니까?

환경

  • DSP
  • 클럭
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명 각 Stratix 장치 DSP 블록에는 최대 4개의 클럭 신호가 있습니다. 이러한 클럭은 입력, 출력 및 파이프라인 레지스터에서 사용할 수 있습니다. 승수에 대한 가장 작은 세분성은 9비트이므로 레지스터에 대한 가장 작은 세분성이기도 합니다. 출력 레지스터의 세분성이 19(9 x 9 곱하기 콘센트의 경우)일 수 있습니다. 각 9비트 승수 블록은 이 4개의 클럭 중 하나를 사용할 수 있습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Stratix® FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.