문서 ID: 000080296 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-07-22

<slave_name>.ctrl_amm_avalon_slave_0에는 바이테너블이 없습니다. 좁은 마스터의 쓰기 <master_name>.master는 데이터 손상이 발생할 수 있습니다.</master_name></slave_name>

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

메모리 매개변수 > DM 핀 활성화 확인란이 선택 해제된 상태에서 EMIF(외부 메모리 인터페이스) IP를 사용할 때 Qsys에서 이러한 유형의 경고 메시지가 표시될 수 있습니다.

이는 Avalon® MM 마스터의 데이터 버스 폭과 Avalon MM 슬레이브 EMIF IP 간의 불일치 때문입니다. DM 핀을 사용하지 않으면 EMIF IP Avalon 슬레이브 인터페이스에서 바이테너블 포트를 사용할 수 없습니다.

Avalon-MM 마스터 데이터 버스의 각 쓰기는 EMIF IP Avalon-MM 데이터 버스 폭보다 좁으며, Avalon-MM 마스터가 쓰기를 수행하면 EMIF IP의 전체 데이터 폭이 됩니다.

예를 들어, Avalon-MM 마스터 데이터 폭이 32비트이고 EMIF IP Avalon-MM 슬레이브 데이터 폭이 256비트인 경우, 다른 224비트 데이터도 외부 메모리에 기록됩니다.

해결 방법

쓰기에 대한 데이터 손상 방지를 위해 Avalon 마스터와 Avalon 슬레이브 EMIF IP의 Avalon 데이터 버스 폭을 일치하거나 EMIF IP 바이트 활성화 옵션을 사용하십시오.

 

관련 제품

이 문서는 다음 항목에 적용됩니다. 7 제품

Stratix® V GX FPGA
인텔® Arria® 10 GT FPGA
인텔® Arria® 10 GX FPGA
인텔® Arria® 10 SX SoC FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V E FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.