문서 ID: 000080298 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

XAUI PHY IP의 "rx_recovered_clk"의 폭과 관련된 경고를 받는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    MegaWizard™에서 생성된 HDL에서 "rx_recovered_clk" 신호의 포트 너비가 잘못된 폭인 XAUI PHY IP에는 알려진 문제가 있습니다.  폭은 4일 때 폭이 3비트입니다.

    이 문제는 Quartus® II v11.0 및 v11.0sp1에 도입되었지만 v11.1로 수정되었습니다.  영향을 받는 장치에는 트랜시버를 포함하는 모든 Stratix® IV, Arria® II, Cyclone® IV 및 HardCopy® IV 변형이 포함됩니다.

    해결 방법

    Quartus II v11.0의 해결 방법은 폭을 4비트로 수동으로 변경하는 것입니다.  이 해결 방법은 Qaurtus II v11.0sp1에도 유효합니다.  그러나 Quartus II v11.0sp1에 적용할 수 있는 패치가 존재합니다.  이 패치는 다음 링크를 사용하여 다운로드할 수 있습니다.

    Windows용 Quartus II 소프트웨어 버전 11.0SP1 패치 1.32

    Linux용 Quartus II 소프트웨어 버전 11.0SP1 패치 1.32

    Quartus II 소프트웨어 버전 11.0SP1 패치용 ReadMe 1.32

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 8 제품

    Stratix® IV FPGA
    Arria® II FPGA
    Cyclone® IV FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Arria® II GX FPGA
    Arria® II GZ FPGA
    HardCopy™ IV GX ASIC 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.