설명
예, Quartus® II 소프트웨어 버전 11.0 및 11.0SP1에서 Stratix® V RLDRAMII 및 QDRII용 마스터 및 슬레이브 UniPHY 기반 컨트롤러 IP 간에 OCT를 공유하는 문제가 있습니다.
마스터와 슬레이브 UniPHY 기반 컨트롤러 간에 OCT를 공유하려면 마스터 OCT 블록과 연관된 보정된 On Chip Termination 할당이 있는 슬레이브 인터페이스 핀에 "종료 제어 블록" 할당을 수동으로 해야 합니다.
할당을 수행하려면:
1.Quartus II 소프트웨어에서 할당 편집기를 엽니다.
2. 교정을 통해 출력 및 입력 종료를 사용하여 모든 슬레이브 신호를 추가합니다.
3. 할당 이름을 "종료 제어 블록"으로 선택하고 값 탭의 경우 마스터 모듈에서 종단 제어 블록 모듈을 찾습니다. 노드 파인더별 인스턴스 이름을 *uoct_control|sd1a_0*로 찾습니다.
이 문제는 Quartus II 소프트웨어의 향후 버전에서 해결됩니다.