문서 ID: 000080337 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

외부 DDR 메모리 PHY 인터페이스 메가 기능 사용자 가이드(ALTMEMPHY): 알려진 문제

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

문제 10002067, 버전 4.1

PHY 사용자 가이드는 사용되지 않고 아무것도 연결하지 않는 신호 ctl_doing_wr 및 control_doing_wr 잘못 참조합니다.

신호 연결을 파악하려는 경우 가장 좋은 파일은 _controller_phy.v(hd)입니다. 컨트롤러와 phy가 모두 인스턴스화되고 함께 유선으로 연결된 파일입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

Cyclone® III FPGA
Stratix® III FPGA
Stratix® II FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.